快捷搜索:

基于嵌入式系统的CAN总线网络通信如何设计出来

1.小序

可编程逻辑器件PLD(Programmable logic Device)便是由用户进行编程实现所需逻辑功能的数字专用集成电路ASIC。可编程逻辑器件在今世电子工程设计中获得了广泛利用。它是在PAL,GAL等逻辑器件的根基上成长起来的,具有高密度,高速率,低功耗体系布局和逻辑单元,机动以及运用范围宽等特征,同时还具有设计周期短,制造资源低,开拓对象先辈,标准产品无需测试,质量稳定及可实时布线查验等优点。

现场总线技巧广泛利用于工业和军用测控局域网中,它可以实现较远间隔、较快速率的信息传输,而且只必要双绞线作为传输序言,简单靠得住。然则,在该技巧利用中总线节制器与微机之间的接口电路一样平常采纳单片机来实现。采纳这种要领将导致较长的研发周期和宏大年夜的电路,且难于实现高速数据传输。本文使用CPLD成功地实现了嵌入式系统与CAN总线收集的通信,速率快,易于实现,而且异常稳定。

本系统采纳的器件是Altera公司的CPLD,属于MAX7000系列。Altera公司的CPLD器件主要包括MAX系列、ACEX系列、FLEX系列和APEX系列。此中MAX系列器件为高速实际利用供给了异常高的性价比,这基于它先辈的MAX架构。MAX7000系列供给了速率最快的可编程逻辑器件办理规划,它基于CMOS EEPROM工艺,传播延迟最小为3.5ns。

2.CPLD实现接口电路

实时节制系统中,测控局域网使用CAN节制器实现微机间的数据传输。其基础的设计思惟是:因为PC总线协议与CAN节制器不同等,因而在它们中心设计了一个硬件电路作为接口来实现转换。PC地址与数据总线是分离的,而CAN节制器数据与地址线经由过程分时复用来实现地址与数据分离,刚好与单片机同等。单片机技巧虽然较成熟,然则,因为涉及单片机编程和开拓的周期较长,且采纳单片机系统必要较宏大年夜的外围电路,晦气于研制系统利用于嵌入式系统中。是以,用可编程逻辑器件设计接口电路,可以有效办理这些问题。

本系统采纳“主-从”式点对点通信。系统硬件由两台PC104主机和两块CAN总线通信模块组成,如图1所示。主机采纳CPU主频为300MHz的奔跑处置惩罚器;CAN总线节制器位SJA1000T;一带樊篱的双绞线作为系统总线;通信波特率可用软件设置为1Mbps;为了提高通信的靠得住性,用CAN节制器的报文筛选器对报文进行筛选,来对因为滋扰而孕育发生的差错报文进行滤波。

图1 系统硬件组成

本系统主如果使用主机PC(PC104)采集多个下位机从被控工具获得的数据,并进行实时节制和综合调整,其道理框图如图2所示。

图2 道理框图

此中CPLD完成从CAN节制器到PC总线的数据转换。CAN节制器认真从总线上采集数据。总线驱动部分由89C250完成总线驱动;光电隔离器完成CAN节制器与传输电缆的旌旗灯号隔离,防止电缆上的非规则旌旗灯号对CAN节制器孕育发生滋扰。

3.MAX+PLUSⅡ法度榜样设计

Altera公司的MAX+PLUS Ⅱ是一个高效实用的对象。直接采纳道理图输入要领,进行编译后写入器件中;同时可在线变动写入内容,改动和调试简单易行。使用MAX+PLUS Ⅱ可以对输入输出关系进行在线调试和仿真,开拓和调试周期短而高效。MAX+PLUSⅡ的软件设计的流程包括设计输入、功能仿真、编译、后仿真、编程验证几个部分。

本文所叙述的系统已经实现并进行通信测试,在最高通信速率、通信间隔、热冗余和冷冗余实验等测试中都取得了优越的体现。这里仅叙述逻辑设计输入和功能仿真。

CPLD主要用于实现PC接口板的地址选择对照器和CAN节制器到PC总线的数据转换,其设计输入如图3所示。

图3 设计输入

基于嵌入式系统的CAN总线收集通信流程设计

此中compare完成选址功能,MUX2×8完成总线转换。

4.仿真实验

为简明起见,这里仅给出核心的部分时序仿真图形,如图4所示。

图4 核心的部分时序仿真图形

由仿真波形可知,在PC总线的读写操作进行时,地址和数据很好的实现了转换,读写的周期完备,触发迅速,包管转换的准确和迅速,满意了设计的要求。

5.结论

可编程逻辑器件的利用已经成为今世电子电路设计中的高效要领,它可以实现高效率、靠得住的设计,也可以进一步前进电路的集成度;应用它设计的CAN通信卡可以作为通信接口而满意嵌入式系统的要求。同时,基于PC104系统的CAN通信的通信效率较高,具有较强的实时性,可以满意工业现场高速通信的必要,也可为繁杂节制系统实实际时节制供给强有力的对象。

责任编辑:ct

您可能还会对下面的文章感兴趣: